í

JP 350022352 A FEB 1985

(51) INTEGRATED CIRCUIT PACKAGE

(11) 60-22352 (A) (43) 4.2.1985 (19) JP (21) Appl. No. 58-130202 (22) 19.7 1983 (71) TOSHIRA K K


(71) TOSHIBA K.K. (72) MASATOSHI SEKINE


(51) Int. Cl<sup>4</sup>. H011.25,04

PURPOSE: To facilitate high density mounting by a method wherein pins are provided to a pedestal with terminals planted in enclosure manner, and substrates, which are mated with the pins and on recessed parts of which chips are

mounted, and wiring boards are closely laminated alternately.

CONSTITUTION: An LSI chip 11 is bonded to a bed 15. The beds 15 and wiring boards 13 are laminated alternately. Interconnection between the LSI and the wiring board 13 is performed and interconnection between the LSIs is performed through a pin 12. Connection is made by direct connection of soldering or by bonding of a lead wire. The thickness of ordinary LSI chip can easily be made at an order or less and the thickness of one set including internal lead wires can be made 1mm or less.





# 19 日本国特許庁 (JP)

① 特許出願公開

# 珍公開特許公報(A)

昭60-22352

(3) Int. Cl.<sup>4</sup>
H 01 L 25/04

識別記号

庁内整理番号 7638-5F **②公開** 昭和60年(1985)2月4日

発明の数 1 審査請求 未請求

(全 3 頁)

③集積回路パツケージ

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

21特

願 昭58-130202

泵出 願 人 株式会社東芝

22出

願 昭58(1983)7月19日

川崎市幸区堀川町72番地

70発 明 者 関根優年

包代 理 人 弁理士 則近憲佑

外1名

٤i٠

L 特別の名称

模様回路バッケージ

2 特許消求の範囲

複数の人出力選子を有する台港に前記簿子と夫々提続された選数の再体柱が聞い状に設けられ、この台座上に前記事体柱と嵌合し、凹部に集積回絡チップが固定された从板と、両記チップと再体柱間を適宜接続する配数板とが交互に留着して保存されてなる事を特徴とすっ境積回路パッケープ。

3. 辐射的针相及视明

〔結明の属する技術分野〕

本規明は、LSIのバッケージ方法に関し、特に多数のLSIを同一バッケージに對入することに関するものである。

(従来技術とその問題点)

従来より、LSI チップは、セラミック父は、ブラスチックバッケージの内に對人され、バッケージはリード観を外部に出している縁成が大部分である。大規模回路が普通になるに従い、LSI の馬

振情化、又は、多くのLSIを1つの大きなパッページ内に封入して、システムの小型電をおらり出 も見られるが、成来からのLSIコペッページでは、第1図に示すように十曲的にをいっLSIを向 まするのが普遍である。

义、1つのLSIをブラスチップバッグ・ラドか 時代は隣2回に示すようなリードフレームを明い、 LSI ナップをベッド上に配置し、各リード別と LSI とをボンディングした後、野ば化性回順によ り對入するのが普通である。

ところが、こうしたLSI<sup>2</sup>2 次元的义は、竹場に 配置する方法では、LSI を結構所化することでは、 限庫があった。

(発明の目的)

本発明は、簡便で、低コストなパッケージ方式 を実現するものである。

(発明の数数)

本発明は入出力端子を有する台彫上にピンを思い状化数け、とれに嵌合し、四部にチップが塔献された基根と、チップとピンを積置接続する配料

## 特開昭60- 22352(2)

板とを交互に密港して積階したものである。 (発明の効果)

本発明によれば、高密度の突接が極めて容易に行なえると共に、チップ間の配線がピンにより行なわれるので、配線長が短かく早遊客量を小さく することができば消費電力化、高速化に大きな効果がある。

### (光明の英語例)

以下、図をかいて評細を説明を行う。 第3図に本方式によるパッケージ方法を示す。まず、各LSI はいち図に示すような、ペット 15 にあらかけめ、型ろう付け等の設備を用いて提展されている。このペットは金輪中体 43 と絶縁体 45 との間構造よりなり、さらに重直方向に動機が行えるというには、15 は 板の体とが絶対させることができる。金銭母体 43 は、LSI は板の湿位を収ると同時に、ヒートシンクとしての物きを付ち、高む度パッケージによる温度上昇を防ぐ働きがある。第4 図は記載板(内部フレーム)を示し、内部リードフレーム

32(チップのパッド33を所定のピン(成选)に 後続)と馳棘支持枠により松成される。各 LSI ナ ップを各ペッドに配置したあと、釆3凶のごとく 谷ペットと選4凶化示す配額数とを交互に引み推 ね、 LSI と内部フレーム、ピン(再体柱 12 ) を迫 じて LSI 間の相互強続を行う。 との内部フレーム とLSIとの接続方在は、ろう付けによる内心フレ ームの直付けるるいは、リードワイヤスポンティ ングすることによって行なり。円成リードプレー ム 32 温代は上記ピン 12 州の大谷札が放けられ ている。避常の LSI チップの浮さは約 3004m 埕 段であり、LSI ベッドの厚さは1 ms以下によらこ とは容易であり、反び円部リード旗を含めた1組 の厚さは、1組以下にすることは谷易に実現でき る。又、これら蹇板間の密府は同省等に16根省 又は圧接で良い。

したがって、 10 相核度の LS1 を実装した用合 でも、バッケージ部 6 四に示すような形状であり その埋きの増加は、数無程度とごく低かである。 本発明による技術としては、 LS1 チップの # 英

密度が大中に向上すること、LSI チップ間の内部配程長が数皿であるため LSI チップに接続された配数の目前行動が低来の万式に比べ、大中に低級できるため、LSI の Output buffer の組織原動力を小さくすっことができ LSI の電力を扱うすことができること、LSI ナップ間が無いため、高速化が乗りてきることなどが上げられる。

## 4. 図画の簡単な説明

第1回は、海常のマイクロバッケージの上面図、 第2回は、通常のリードフレームの経道の上面図 第3回は本発明によるバッケージの財面図、第4 図は、本発明に使用される内部リードフレームの 上面図、第5回はLSIベッドの料視図、第6回は LSIバッケージの斜視図である。

#### 図において.

11 … LSI チップ、12 … ピン、13 …内部リードフレーム、14 … ポンディングワイヤー、15 … ペッド、16 … リード製、22 … チップヘッド、21 … リード枠、J1 … チップ領域、32 … 内部リードフレーム、33 … パッド、

34…動政権、41 …LSI ナップ、42 …ベッド、 43…存体、44…礼、45 …臨政体。 17…配額、

代成人 弁理士 則 近 意 佑 (ねか1名)


36 1 🖾

足のモン ( 14 K ) に はまれる。 み LS1 ナ こ、 ま J M の に た 下 こと 女 久 反 に り で れ こと 女 久 反 に り で れ この 内 は 社 12 ) で れ この 内 に L つ い フィーマーンフレーム は か 10 0 m か と は か 3 0 0 m か と は な な な で と は な な で と れ は な な で と れ は な な で と れ は な な で と れ は な な で と れ は な な で と れ は な な で と れ な で と れ な で と れ な で と れ な な で と れ な な で と れ な な で と れ な で と れ な な で と な な で と れ な な で と な で と な な で と か で と


突旋した判合 なお状であり ばかである。 ナップの考録

·~ / F.


为许以工名股书









第 3 図





第 5 図



**第 6** ⊠

